ملف:NOR gate layout.png
محتويات الصفحة غير مدعومة بلغات أخرى.
NOR_gate_layout.png (600 × 433 بكسل حجم الملف: 22 كيلوبايت، نوع MIME: image/png)
الوصفNOR gate layout.png | Shows a CMOS implementation of a NOR gate. Also used at http://www.sccs.swarthmore.edu/users/06/adem/engin/e77vlsi/lab3/ |
التاريخ | ٢٠ نوفمبر ٢٠٠٩ (تاريخ الرفع الأصيل) |
المصدر | لم يتم توفير مصدر قابل للقراءة، العمل الشخصي مفترض (بناء على مطالبات حقوق الطبع والنشر). |
المؤلف | لم يتم توفير مؤلف قابل للقراءة; يُفترَض Miquel puig (استنادا إلى مطالبات حقوق الطبع والنشر). |
Public domainPublic domainfalsefalse |
![]() | أنا، مالِك حقوق تأليف ونشر هذا العمل، أجعله في النِّطاق العامِّ، يسري هذا في أرجاء العالم كلِّه. في بعض البلدان، قد يكون هذا التَّرخيص غيرَ مُمكنٍ قانونيَّاً، في هذه الحالة: أمنح الجميع حق استخدام هذا العمل لأي غرض دون أي شرط ما لم يفرض القانون شروطًا إضافية. |
اضغط على زمن/تاريخ لرؤية الملف كما بدا في هذا الزمن.
زمن/تاريخ | صورة مصغرة | الأبعاد | مستخدم | تعليق | |
---|---|---|---|---|---|
حالي | 12:41، 20 نوفمبر 2009 | ![]() | 600 × 433 (22 كيلوبايت) | Miquel puig | == Summary == Shows a CMOS implementation of a NOR gate. Also used at http://www.sccs.swarthmore.edu/users/06/adem/engin/e77vlsi/lab3/ == Licensing == {{PD-self|date=November 2007}} Category:Logic Category:Logic gates |
الصفحة التالية تستخدم هذا الملف:
الويكيات الأخرى التالية تستخدم هذا الملف: