ملف:NOR gate layout.png

NOR_gate_layout.png(600 × 433 بكسل حجم الملف: 22 كيلوبايت، نوع MIME: image/png)

ملخص

الوصف

Shows a CMOS implementation of a NOR gate.

Also used at http://www.sccs.swarthmore.edu/users/06/adem/engin/e77vlsi/lab3/
التاريخ٢٠ نوفمبر ٢٠٠٩ (تاريخ الرفع الأصيل)
المصدرلم يتم توفير مصدر قابل للقراءة، العمل الشخصي مفترض (بناء على مطالبات حقوق الطبع والنشر).
المؤلفلم يتم توفير مؤلف قابل للقراءة; يُفترَض Miquel puig (استنادا إلى مطالبات حقوق الطبع والنشر).

ترخيص

Public domainأنا، مالِك حقوق تأليف ونشر هذا العمل، أجعله في النِّطاق العامِّ، يسري هذا في أرجاء العالم كلِّه.
في بعض البلدان، قد يكون هذا التَّرخيص غيرَ مُمكنٍ قانونيَّاً، في هذه الحالة:
أمنح الجميع حق استخدام هذا العمل لأي غرض دون أي شرط ما لم يفرض القانون شروطًا إضافية.

الشروحات

أضف شرحاً من سطر واحد لما يُمثِّله هذا الملف

العناصر المصورة في هذا الملف

يُصوِّر

٢٠ نوفمبر 2009

تاريخ الملف

اضغط على زمن/تاريخ لرؤية الملف كما بدا في هذا الزمن.

زمن/تاريخصورة مصغرةالأبعادمستخدمتعليق
حالي12:41، 20 نوفمبر 2009تصغير للنسخة بتاريخ 12:41، 20 نوفمبر 2009600 × 433 (22 كيلوبايت)Miquel puig== Summary == Shows a CMOS implementation of a NOR gate. Also used at http://www.sccs.swarthmore.edu/users/06/adem/engin/e77vlsi/lab3/ == Licensing == {{PD-self|date=November 2007}} Category:Logic Category:Logic gates

الصفحة التالية تستخدم هذا الملف:

الاستخدام العالمي للملف

الويكيات الأخرى التالية تستخدم هذا الملف: